6.6 数据通路——习题课一


考纲定位：计算机组成原理 · 第 6 章 中央处理器（6.6） | 重要度 ★★★★ | 常见考法：大题（单总线数据通路、控制信号填写、寄存器可见性）

一句话核心：单总线数据通路题，核心是“按节拍列微操作 + 每拍只允许一次总线传送 + 控制信号与动作对齐”

【2009年 题44】某计算机字长为16位，采用16位定长指令字结构，部分数据通路结构如下图所示，图中所有控制信号为1时表示有效、为0时表示无效。例如，控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD (R1)，R0”的功能为(R0) + ((R1)) → (R1)，即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。

下表给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。

时钟	功　能	有效控制信号
C1	MAR ← (PC)	PCout，MARin
C2	MDR ← M(MAR) PC ← (PC) + 1	MemR，MDRinE，PC+1
C3	IR ← (MDR)	MDRout，IRin
C4	指令译码	无



本例考什么

- 16 位定长指令、单总线结构：同一节拍只能有一次数据传送
- 给定控制信号表，要求按节拍填写执行阶段的操作与控制信号
- 寄存器可见性、MAR/MDR 的作用、PC 自增与写回

常见错因


1. 同一节拍安排两组总线传送（单总线冲突）
2. 把 MAR/MDR 当成程序员可见寄存器
3. 忘记取指阶段/PC 自增，直接从执行阶段开始
4. 控制信号有效电平写反，或漏写写使能/读使能
5. 把“寄存器传送”和“ALU 运算”放在同一拍，忽略 ALU 输入/输出需要分时

解题模板

1. 先写取指阶段的固定微操作：PC→MAR，读主存，MDR→IR，PC+1
2. 再按指令语义拆执行阶段：取操作数 → ALU 运算 → 写回/写主存
3. 每一拍只安排一组总线传送；需要暂存时用 Y/Z/DR 等临时寄存器
4. 对照控制信号表，逐拍写“动作 + 有效控制信号”
5. 最后检查：PC 是否更新、寄存器是否写回、存储器读写是否冲突

【2009年 题44】

解析



与内总线连接的所有寄存器、ALU都能收到总线数据，图中只展示控制端为有效信号的寄存器被打入总线数据的情况

时钟	功　能	有效控制信号
C1	MAR ← (PC)	PCout，MARin
C2	MDR ← M(MAR) PC ← (PC) + 1	MemR，MDRinE，PC+1
C3	IR ← (MDR)	MDRout，IRin
C4	指令译码	无

所取指令： ADD (R1)，R0

指令功能： (R0) + ((R1)) → (R1)

时钟	功　能	有效控制信号
C5	MAR ← (R1)	R1out，MARin
C6	MDR ← M(MAR) A ← (R0)	MemR，MDRinE R0out，Ain
C7	AC ← (MDR) + (A)	MDRout，ADD，ACin
C8	MDR ← (AC)	ACout，MDRin
C9	M(MAR) ← (MDR)	MDRoutE，MemW

本题答案不唯一，只要不造成单总线访问冲突即可。

对答案时只看错因

- 若你的答案与图不一致，优先检查“是否多写了一组总线传送”和“控制信号是否漏写”
- 不必逐字抄写解答图；把错因标在题旁即可

变式提醒

- 若改为双总线/三总线，同一拍可并行传送两组数据，节拍数会减少
- 若加入间址周期，先取有效地址，再执行；不要漏掉间址阶段
- 若指令字长/地址字段改变，控制信号和节拍数可能变化

知识关联

- 前置：6.5 数据通路、6.4 指令执行的过程——指令执行各阶段的数据流
- 后续：6.7 数据通路——习题课二、6.8 数据通路——习题课三
- 全章导航：6.0 导航与术语